es donde la computadora guarda los datos que esta utilizando en el momento presente.
El almacenamiento es considerado temporal por que los datos y programas permanecen en ella mientras que la computadora este encendida o no sea reinicida.
DDR RAM
sucesora de la memoria SDRAM
tiene una sola muesca y 184 contactos
Ofrece una velocidad entre 200 y 600 MHZ
Utiliza un mismo ciclo de reloj para hacer 2 intercambios de datos a la vez.
DDR2 RAM
Tiene 240 pines
Los zocales no son compatibles con la DDR RAM
La muesca esta situada a dos milímetros hacia la izquierda con respecto a la DDR RAM
Se comercializan partes de modulos de 2GB (2X2GB)
Puede trabajar a velocidades entre 400 y 800 MHz
DDR3 RAM
Su velocidad puede llegar a ser 2 veces mayor que la DDR2
La mejor es ka DDR3-2000 puede trasferir 2.000.000 de datos por segundo
transferir datos a una tasa de reloj efectiva de 800-2600 MHZ
RAMBUS
Puede ofrecer velocidades de entre 600 y 1066MHZ
Tiene 184 contactos
Algunos de los módulos disponen de una cubierta de aluminio (dispersor de calor) que protege los chips de memoria de un posible sobrecalentamiento
So-DIMM
El tamaño de estos módulos es más reducido que el de los anteriores ya que se emplean sobre todo en ordenadores portátiles
Se comercializan módulos de capacidades de 512MB y 1GB.
Los hay de 100, 144 y 200 contactos.
CARACTERÍSTICAS
Son volatiles
Es la memoria donde recibe las instrucciones y guarda el resultado
Son memorias de acceso rápido
No son medios de almacenamiento
EDO (EXTENDED DATA OUTPUT)
Puede alcanzar velocidades de hasta 45ns
La transmisión se efectuaba por bloques de memoria y no por instrucción como lo venía haciendo las memorias FPM
Se utiliza en equipos con procesadores Pentium®, Pentium Pro® y los primeros Pentium II®
Su presentación puede ser en SIMM ó DIMM
FPM (Fast Page Mode)
era el tipo de memoria normal para las computadores 386, 486 y los primeros Pentium®
llegó a fabricarse en velocidades de 60ns y la forma que presentaban era en módulos SIMM de 30 pines, para los equipos 386 y 486 y para los equipos Pentium® era en SIMM de 72 pines.
DRAM (Dynamic Random Access Memory)
Esta memoria llegó a alcanzar velocidades de 80 y 70 nanosegundos
entre menor sea el número, mayor la velocidad, y fué utilizada hasta la época de los equipos 386.
RDRAM (Rambus DRAM)
Esta memoria tiene una transferencia de datos de 64 bits que se pueden producir en ráfagas de 2ns
puede alcanzar taza de tranferencia de 533 Mhz con picos de 1.6Gb/s.
ya que se estará utilizando en equipos con el nuevo procesador Pentium 4®
ERRORES
Duros
debidos a daños fisicos
Blandos
Ocurren de forma esporádica
Cuando un bit cambia espontáneamente de 0 a 1 o viceversa
son los mas difíciles de prever
pueden ser varias
Partículas alfa por contaminación con uranio y torio
Rayos cósmicos el problema es mas frecuente en la SRAM que en las DRAM
defecto de suministro eléctrico en especial el ruido de alta frecuencia en la alimentacion
interferencia de radio frecuencia motivadas por equipos externos o elementos del propio sistema
memoria de velocidad inadecuada por ejemplo memoria PC100 en un equipo que necesite PC136
Defectos de temporización por sobrecarga del sistema o por una configuración defectuosa de frecuencia de refresco en la BIOS
Es el area de trabajo para a mayor parte del software
SISTEMAS DE CORRECCIÓN
La existencia de errores hizo cobrar relebancia a los mecanismos capaces de detectar y en su caso corregir, los posibles errores que puedan producir en los procesos de lectura y escritura.
se emplean dos metodos para garantizar la integridad de los datos
Paridad
Consiste en que pro cada 8 bits de almacecnamiento se añade un bit adicional
es el método mas común y tradicional
Aumenta en un 12,5% el tamaño de la memoria
Existen dos protocolos
Paridad Par
Paso 1: EL bit de paridad se fija en 1, si los bits de datos contienen un numero par de Unos . Por el contrario si el numero es inpar se desactiva.
Pasoi 2: los 8 bits de datos y el de paridad se almacenan en DRAM
Paso 3: Los datos son interceptados por el circuito de paridad antes de ser enviados al procesador. Si este circuito identifica un numero impar de Unos los datos se consideran balidos. Se elimina el bit de paridad y se traspasan los bits de datos al procesador Si el numero de unos es par, el dato se considera erróneo y se genrea un error de paridad
PARIDAD IMPAR
PASO 1: El bit de paridad se fija en uno si los bits de datos contienen un numero impar de unos, y se desactiva si su numero es par
PASO 2: los 8 bits de datos y el de paridad se almacenan en DRAM
PASO 3: El proceso es análogo al de paridad par. La diferencia es que el dato se considera valido si el numero de Unos es par y erróneo en caso contrario
Tiene ciertas limitaciones
Puede detectar el error pero no corregirlo
Si hay mas de un bit incorrecto los bits defectuosos pueden cancelarse entre si y enmascarar el error
ECC
Disponen de barios bits dedicados a la corrección de errores
TIPOS
Estos módulos son utilizados principalmente en servidores, permiten la detección y la corrección de errores
Se basa en un algoritmo mas complejo y se utiliza en pc's de gama alta
trabaja en conjunción con el controlador de memoria y anexa a los bits de datos los bits ECC que son almacenados junto con los de datos
Puede detectar errores de 2, 3 y 4 bits, aunque en este caso no puede corregirlos
