Estructura de un programa en VHDL

Mer av detta

TÉCNICAS DE INVESTIGACIÓN SOCIAL

av Beatriz Villa

Consecuencias de la guerra de opio

av κορυδαλλός σκαρφαλωμένο

Conceptos básicos de bases de datos

av Jose magaña

Puertos y Conectores

av Gabriela Posada

Estructura de un programa en VHDL

Topic principal

Instrucciones secuenciales: IF-THEN-ELSE, IF-THEN-ELSIF-THEN-ELSE, CASE-WHEN, FOOR LOOP, FUNCIONES BOOLEANAS

Instrucciones concurrentes: WHEN-ELSE, WITH-SELECT, FOOR GENERATE, FUNCIONES BOOLEANAS

Tipos de datos usados por SIGNAL:BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR

Instrucciones: ARCHITECTURE, OF, IS, BEGIN, PROCESS, END, SIGNAL

ENTIDAD

La entidad pueden etiquetarse con cualquier nombre, siguiendo las reglas básicas que se usan para etiquetar un archivo común

Los puertos pueden etiquetarse con cualquier nombre, siguiendo las reglas básicas que se usan para etiquetar un archivo común

Tipos de datos: BIT, BIT_VECTOR, STD_LOGIC, STD_LOGIC_VECTOR

Instrucciones:ENTYTI,PORT, IS, END, OUT, IN, INOUT

LIBRERIAS

Librerias estadarizadas por la IEEE

Libreria principal: IEEE:STD_LOGIC_1164.ALL

Instrucciones: USE, LIBRARY